Stage M2 : Implémentation de réseaux de neurones à décharges (SNN) sur circuits FPGA

Ce stage se déroulera sous la supervision des Pr. Fabien Alibart et Pr. Jean Rouat, principalement à l’Institut Interdisciplinaire d’Innovation Technologique (3IT) de l’UdeS, en collaboration étroite avec les laboratoires de recherche NECOTIS (Pr. Sean Wood) et INPAQT-3IT (Pr. Dominique Drouin). Le/la candidat(e) bénéficiera d’un cadre de recherche exceptionnel, où étudiants, professionnels, enseignants et industriels collaborent étroitement au développement des technologies du futur.

Les réseaux de neurones actuels permettent d’atteindre des performances remarquables pour des tâches complexes, allant de la reconnaissance d’images à la génération de texte, en passant par la classification de signaux temporels. Cependant, ces approches restent extrêmement coûteuses en énergie et ne peuvent pas être déployées dans des applications embarquées. Dans ce contexte de calcul en périphérie (edge computing), les réseaux de neurones de troisième génération, ou réseaux de neurones impulsionnels, ouvrent des perspectives prometteuses.

L’objectif du projet est la réalisation d’un démonstrateur de classification de signaux audio à partir d’un réseau de neurones à décharges implémenté sur FPGA. En amont, les données sont encodées par un microphone PDM (Pulse Density Modulation) pour être ensuite traitées intégralement par un réseau de neurones convolutionnel implémenté sur FPGA. Les performances seront comparées aux approches logicielles menées précédemment dans le groupe de recherche NECOTIS.

L'objectif de ce stage est d’intégrer un réseau de neurones à décharges pré-entraîné sur un circuit logique reprogrammable de type FPGA. La personne retenue aura l’opportunité de développer un flux de conception automatisé qui convertit un réseau de neurones en une implémentation synthétisée en portes logiques. Cette implémentation sera ensuite intégrée sur FPGA pour compléter le démonstrateur audio.

La personne retenue pourra développer ses compétences en intelligence artificielle embarquée dans l’environnement stimulant du 3IT, notamment dans les domaines suivants :

• Conversion de code Python en C++ sous forme de directives PRAGMA
• Génération de réseaux de neurones synthétisés en portes logiques
• Programmation et implémentation de circuits logiques programmables
• Validation d’un réseau de neurones accéléré sur une plateforme embarquée dédiée