Approche intégrée matériau–procédé–dispositif pour la conception de transistors RF haute performance sur technologies nanométriques avancées // Integrated material–process–device co-optimization for the design of high-performance RF transistors on advance

Cette thèse vise à développer et optimiser des technologies de dispositifs semi-conducteurs avancés pour applications radiofréquences, en s’appuyant sur la filière FD-SOI et en explorant les architectures tridimensionnelles émergentes telles que les transistors GAA et CFET. L’objectif scientifique principal est d’améliorer les performances RF essentielles — telles que fT, fmax, la linéarité ou le bruit — par une co-optimisation conjointe des matériaux, des procédés technologiques et de la conception des dispositifs.

Le projet s’appuiera sur une approche intégrée combinant développement expérimental, analyses structurales, caractérisations électriques et simulations TCAD avancées. Cette méthodologie permettra d’identifier les mécanismes limitants propres à chaque type d’intégration, de quantifier leur potentiel respectif et d’établir un lien direct entre les choix matériaux/processus et les performances RF mesurées. Une attention particulière sera portée à l’ingénierie fine des architectures de transistors, incluant notamment l’optimisation des spacers, des matériaux de grille, du positionnement des jonctions ainsi que des facettes épitaxiées source/drain. La co-conception procédé/dispositif visera à réduire les résistances d’accès, les capacités parasites et les effets de non-linéarité susceptibles de dégrader les performances haute fréquence.

À travers une modélisation comparative des filières planaires FD-SOI et des intégrations tridimensionnelles GAA/CFET, la thèse cherchera à dégager des orientations technologiques pertinentes pour les futures générations de transistors RF. Situé à l’interface entre science des matériaux, physique des dispositifs et ingénierie de fabrication, ce travail ambitionne de fournir des recommandations pour le développement de technologies RF haute efficacité destinées aux communications 5G/6G, aux radars automobiles et aux systèmes IoT basse consommation.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

This PhD research focuses on the integrated co-optimization of materials, fabrication processes and device architectures to enable high-performance RF transistors on advanced nanometer-scale technologies. The work aims to understand and improve key RF figures of merit—such as transit frequency, maximum oscillation frequency, noise behaviour and linearity—by establishing clear links between material choices, process innovations and transistor design.

The project combines experimental development, structural and electrical characterization, and advanced TCAD simulations to analyse the strengths and limitations of different integration schemes, including FD-SOI and emerging 3D architectures such as GAA and CFET. Particular attention will be given to the engineering of optimized spacers, gate stacks, junction placement and epitaxial source/drain materials in order to minimize parasitic effects and enhance RF efficiency.

By comparing planar and 3D device platforms within a unified modelling and characterization framework, the thesis aims to provide technology guidelines for future generations of energy-efficient RF transistors targeting applications in 5G/6G communications, automotive radar and low-power IoT systems.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Composants Silicium (LETI)
Service : Service des Composants pour le Calcul et la Connectivité
Laboratoire : Laboratoire des Transistors Avancés
Date de début souhaitée : 01-10-2026
Ecole doctorale : Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Directeur de thèse : GARROS Xavier
Organisme : CEA
Laboratoire : DRT/DCOS/S3C/LTA

Public/private mixed funding

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Composants Silicium (LETI)
Service : Service des Composants pour le Calcul et la Connectivité

Physique du semiconductor, RF / mmW