Technologies SOI avancées: conception, integration et caractérisations électriques // Advanced SOI technologies: Design, Integration & Electrical characterization

Rejoignez le CEA-Leti pour développer un module technologique (local ground plane)pour diverses applications (FDSOI, dispositifs RF, pixels ultra-miniaturisés, cryo-RF et quantique).

Ce sujet de thèse est stimulant car vous allez concevoir étape par étape un module spécifique et le tester électriquement. Notre équipe vous soutiendra techniquement et scientifiquement pour mener à bien ce travail. Certaines données sont déjà disponibles et n'attendent que votre analyse.

Au cours de cette thèse, vous aurez l'opportunité d'apprendre comment un module est conçu étape par étape :

De l'idée (simulation, bibliographie)
Compréhension des matériaux et des procédés (collage, CMP)
Intégration et gestion de la fabrication en salle blanche
Caractérisation (physique et électrique : mobilité, pièges d'interface)
Valorisation (présentations, articles)
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Join CEA-Leti to develop a technological module (localized ground plane) for various applications (EU FDSOI, RF devices, ultra-miniaturized pixels, cryo-RF and quantum).
This PhD topic is challenging since you will design step by step a specific module and test it electrically. Our team will support you technically and scientifically to conduct this work. Some data are already available and waiting for your analysis.
During this PhD, you will have the opportunity to learn how a module/device is designed step by steps:
From the idea (simulation, bibliography)
Material & Processes understanding (bonding, CMP)
Integration & cleanroom fabrication management
Characterization (physical & electrical: mobility, interface traps)
Valorization (presentations, article)
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Composants Silicium (LETI)
Service : Service des Composants pour le Calcul et la Connectivité
Laboratoire : Laboratoire des Transistors Avancés
Date de début souhaitée : 01-11-2026
Ecole doctorale : Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Directeur de thèse : BATUDE Perrine
Organisme : CEA
Laboratoire : DRT/DCOS//LTA

Public/private mixed funding

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Composants Silicium (LETI)
Service : Service des Composants pour le Calcul et la Connectivité

Ingénieur(e) en Nanotechnologies