Étude et développement de procédés innovants de gravure visant à réduire l’impact sur les oxydes semiconducteurs à base d’indium pour les mémoires FeFET // Study and development of innovative etch processes to reduce the impact on indium-based semiconduc

Les transistors ferroélectriques (FeFET) utilisent un oxyde semi-conducteur à base d'indium (SCO) comme matériau de canal. Cette couche, d'une épaisseur inférieure à 10 nm, est sensible à l'environnement chimique et à la température auxquels elle est exposée. Lors de l'intégration des FeFET dans le back-end of line (BEOL), il est nécessaire de graver des couches diélectriques par plasma en s'arrêtant sur la couche SCO afin de créer les contacts électriques du transistor. Le SCO exposé aux plasmas de gravure et de stripping peut être modifié et endommagé, rendant les contacts sur SCO non fonctionnels.
L'objectif de cette thèse est de caractériser les propriétés physico-chimiques, structurales et électriques des couches SCO à base d'indium exposées à différents plasmas de gravure et de stripping, en utilisant les techniques XPS, XRR, XRD, AFM ainsi que des tests électriques. En parallèle, une analyse de la contamination du réacteur de gravure contact par l'indium sera réalisée par XPS et TXRF, afin d'évaluer les protocoles de nettoyage plasma permettant d'éliminer efficacement l'indium de l'équipement de gravure, ce qui est crucial pour la fabrication de cette technologie dans une salle blanche 300 mm.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Ferroelectric transistors (FeFETs) rely on the use of an indium-based semiconductor oxide (SCO) as the channel material. This layer, less than 10 nm thick, is sensitive to the chemical environment and temperature to which it is exposed. During FeFET integration into the BEOL (Back-End-Of-Line), it is necessary to etch dielectric layers by plasma landing on the SCO layer to create the transistor's electrical contacts. The SCO exposed to the etch and stripping plasmas can be consumed and altered, rendering the SCO contacts non-functional.
The goal of this PhD is to characterize the physico-chemical, structural and electrical properties of indium-based SCO layers exposed to different etching and stripping plasmas using XPS, XRR, XRD, AFM analyses as well as electrical tests.
In parallel, an analysis of the contamination of the contact etch reactor by indium will be carried out by XPS and TXRF, in order to evaluate plasma cleaning protocols in order to effectively remove the indium from the etch equipment, which is crucial for the manufacture of this technology in a 300mm cleanroom.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département des Plateformes Technologiques (LETI)
Service : Service des procédés de Patterning
Laboratoire : Laboratoire Gravure
Date de début souhaitée : 01-10-2026
Ecole doctorale : Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Directeur de thèse : CHEVOLLEAU Thierry
Organisme : CEA
Laboratoire : DRT/DPFT/SPAT/LGRA
URL : https://www.linkedin.com/in/romuald-blanc-3b525653/
URL : https://www.leti-cea.fr/cea-tech/leti

Public/private mixed funding

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département des Plateformes Technologiques (LETI)
Service : Service des procédés de Patterning

ingénieur ou master matériaux, génie des procédés