Etude d’un imageur basse consommation pour réseau de capteurs à traitement distribué // Low Power Image Sensor for Distributed Processing in Cameras Network

Dans le cadre d’un projet académique collaboratif, l’objectif de cette thèse est de développer un capteur d’image « intelligent » dédié à un réseau de caméras sans fil intégrant du calcul distribuée à base d’intelligence artificielle.
Un réseau de caméras actuel contient plusieurs caméras standards qui transmettent leurs images à un serveur global effectuant le traitement d’inférence ciblé. Ce type d’architecture propose une performance énergétique et une frugalité qui ne sont pas compatibles avec les exigences des applications de type IoT.
L’objectif du projet est de viser une architecture du nœud du réseau présentant une frugalité matérielle inédite grâce à une approche distribuée et collaborative basée sur des nœuds de calcul à ultra-basse consommation. Le noyau d’inférence de chaque nœud sera construit autour de processeurs ASIC effectuant des calculs sous forme analogique et numérique. Le démonstrateur final consistera en un réseau sans fil de caméras (nœuds du réseau de capteurs) intégrant des capteurs d’images dédiés associés à des processeurs hybrides effectuant un traitement mixte.
Dans ce contexte, le capteur d’image du nœud doit extraire des caractéristiques de l’image avec frugalité et efficacité, ce qui implique que vous devrez définir, concevoir et tester une architecture de lecture innovante d’un imageur standard. En collaboration avec les partenaires académiques, vous serez impliqué dans la définition de l’architecture globale du nœud permettant de définir essentiellement le format des données de sortie et la procédure de lecture de l’imageur, y compris le prétraitement potentiel pour les calculs d’inférence distribués. L’architecture étudiée intégrera des solutions basse consommation innovantes pour adresser les applications IoT ciblées et réaliser à la fois des acquisitions d’images et un pré-traitement IA.
Comme un démonstrateur de capteur d’image est prévu dans cette thèse, le travail sera mené au CEA-Leti dans le laboratoire L3i, en utilisant des outils professionnels de conception de circuits intégrés et des environnements de développement logiciel.

------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Working in a collaborative academic project, your task will be to develop a smart image sensor for a wireless camera network embedding distributed AI computing.
Current camera network contains several standard cameras that transmit their images to a global server performing the targeted inference processing. This kind of architecture proposes energy and frugality performances that are not compatible with IoT requirements.
The project goal is to tackle hardware frugality through a distributed and collaborative approach based on ultra-low-power computing nodes. Each node’s inference core will be built around ASIC processors performing calculations in analog form. The final demonstrator will consist of a wireless network of “motes” (sensor network nodes) integrating dedicated image sensors paired with hybrid processors performing analog processing.
In this context, the mote’s image sensor must extract strategic features with frugality and efficiency which implies that you have to define, design and test an innovative readout architecture of a standard imager. In collaboration with the academic partners, you will be involved in the definition of the overall mote architecture allowing to define basically the output data format and the output procedure of the imager including potential pre-processing for the distributed inference computations. The studied architecture will integrate innovative low power solutions to address the targeted IoT applications and perform both image acquisitions and AI pre-processing.
As an image sensor demonstrator is planned in this PhD Thesis, the work will be conducted at CEA-Leti in the L3i Laboratory, using professional IC design tools and software development environments.

------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département d’Optronique (LETI)
Service : Service d’Innovation et Systèmes Photoniques
Laboratoire : Laboratoire conception de Circuits Intégrés Intelligents pour l’image
Date de début souhaitée : 01-10-2026
Ecole doctorale : Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Directeur de thèse : SICARD Gilles
Organisme : CEA
Laboratoire : DRT/DOPT/SISP/L3i

Financement public/privé

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département d’Optronique (LETI)
Service : Service d’Innovation et Systèmes Photoniques

Ecole d'ingénieur ou Master en microélectronique