ADC pipeline à temps continu en CMOS avancé : nouvelle architecture robuste pour l'acquisition de données haute performance en instrumentation scientifique // Continuous-Time Pipeline ADC in Advanced CMOS: A New Robust Architecture for High-Performance Da

Les systèmes d'acquisition de données pour la physique des particules, la physique des hautes énergies et la physique médicale nécessitent des convertisseurs analogique-numérique (ADC) combinant haute résolution (10–12 bits), large bande passante (>100 MS/s), faible consommation et tenue aux irradiations.
Les architectures ADC pipeline à temps discret, bien que largement utilisées, présentent aujourd'hui des limitations structurelles liées au jitter d'horloge, au bruit de repliement (aliasing) et aux contraintes d'interfaçage avec des détecteurs analogiques continus. Dans ce contexte, les architectures pipeline à temps continu constituent une rupture technologique émergente, permettant d'améliorer la tolérance au jitter et de réduire les effets d'aliasing.
L'objectif de cette thèse est de concevoir, implémenter et valider expérimentalement un ADC pipeline à temps continu en technologie CMOS avancée (28 nm), en adressant les verrous scientifiques associés à la stabilité des boucles analogiques large bande, à la linéarité, au bruit et à la variabilité des paramètres physiques.
Les travaux porteront sur la co-conception architecture / circuit / calibration, incluant le développement de cellules MDAC à temps continu, d'amplificateurs OTA large bande faible bruit, ainsi que de techniques de calibration en ligne adaptées aux architectures sans échantillonnage explicite. Une attention particulière sera portée à la robustesse PVT (Process, Voltage, Température) et à l'intégration dans des chaînes de détection réelles.
La thèse aboutira à la réalisation d'un prototype ASIC et à sa caractérisation expérimentale (ENOB, SNR, SFDR, FoM). Elle vise à démontrer la viabilité d'un nouveau paradigme d'ADC pour les systèmes d'acquisition de prochaine génération.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Data acquisition systems for particle physics, high-energy physics, and medical imaging require Analog-to-Digital Converters (ADCs) that combine high resolution (10–12 bits), wide bandwidth (>100 MS/s), low power consumption, and radiation hardness.
While widely used, current discrete-time pipeline ADC architectures face structural limitations related to clock jitter, anti-aliasing noise, and interfacing constraints with continuous analog detectors. In this context, continuous-time (CT) pipeline architectures represent an emerging technological breakthrough, offering improved jitter tolerance and inherent anti-aliasing filtering.
The objective of this thesis is to design, implement, and experimentally validate a continuous-time pipeline ADC using advanced 28 nm CMOS technology. The research will address scientific bottlenecks related to wideband analog loop stability, linearity, noise, and physical parameter variability.
The work will focus on the architecture/circuit/calibration co-design, including the development of continuous-time MDAC cells, wideband low-noise OTAs, and online calibration techniques adapted to architectures without explicit sampling. Particular attention will be paid to PVT (Process, Voltage, Temperature) robustness and integration into real-world detection chains.
The thesis will culminate in the fabrication of an ASIC prototype and its experimental characterization (ENOB, SNR, SFDR, FoM), aiming to demonstrate the viability of a new ADC paradigm for next-generation acquisition systems.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Début de la thèse : 01/10/2026

Programmes gouvernementaux hors France et Union Européenne

Université Grenoble Alpes

220 EEATS - Electronique, Electrotechnique, Automatique, Traitement du Signal

Candidat titulaire d'un Master 2 ou diplôme d'ingénieur en microélectronique ou électronique, avec compétences solides en conception analogique CMOS, intérêt pour les systèmes mixtes et l'instrumentation scientifique. Une expérience en ADC ou en traitement du signal constituera un atout.
The candidate should hold a Master's degree or an Engineering degree in Microelectronics or Electronics, with solid skills in CMOS analog design and an interest in mixed-signal systems and scientific instrumentation. Prior experience in ADCs or signal processing will be considered a strong asset.