Nouvelles méthodologies d'analyse de l'impact des défauts cristallins sur les performances électriques des dispositifs de puissance SiC // New methodologies for analyzing the impact of crystal defects on the electrical performance of SiC power devices
| ABG-138860 | Sujet de Thèse | |
| 01/05/2026 | Financement public/privé |
CEA Laboratoire des composants de Puissance à Semiconducteur
Grenoble
Nouvelles méthodologies d'analyse de l'impact des défauts cristallins sur les performances électriques des dispositifs de puissance SiC // New methodologies for analyzing the impact of crystal defects on the electrical performance of SiC power devices
- Electronique
Electronique et microélectronique - Optoélectronique / Sciences pour l’ingénieur
Description du sujet
Dans nos études sur les dispositifs de puissance SiC, l'analyse des performances électriques sur les diodes doit prendre en compte l'impact des défauts dans le matériau au niveau de l'épitaxie et du substrat.
Dans un premier temps, le travail de thèse consistera à mettre en place des outils dédiés à nos besoins dans l’équipe SiC. Le cahier des charges de ces outils a d’ailleurs déjà été établi dans le cadre du stage actuellement en cours au sein du laboratoire LAPS. Ces outils d’IA vont pouvoir être entrainés sur des jeux de données déjà existants (lots diode SiC : avec data électriques, mappings de défauts) et compléter les analyses précédemment réalisées en « manuel ».
Dans un second temps l’utilisation des outils développés sera appliquée aux nouveaux lots fabriqués et caractérisés. L’éventail de données sera alors complété en considérant des nouvelles architectures de composants (diodes ET MOSFET de puissance), des nouvelles caractérisations des matériaux (carac. défauts issus d’autres outils en cours d’installation au Leti, voire avec des collaborateurs extérieurs : cf Ligne Pilot WBG, cf Soitec), des nouvelles entrées (images de défectivité, obtenues durant la fabrication des composants).
Notons que la démarche s'applique i) dans le cas de la puissance aux autres matériaux (GaN, diamant, Ga2O3...), ii) aussi potentiellement à toute filière de composants sur semiconducteur (mémoire, transistor, photonique, quantique...).
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
In our past studies on SiC power devices, the analysis of electrical performances on diodes [1] (idem for future MOSFETs) must take into account the impact of material's defects at the epitaxy and substrate level.
Initially, the thesis work will consist of setting up tools dedicated to our needs in the SiC team. The specifications for these tools have already been established as part of the internship currently underway within the LAPS laboratory. These AI tools will be able to be trained on already existing datasets (SiC diode batches: with electrical data, defect mappings) and complete the previous manually carried out analyses.
In a second phase, the use of the developed tools will be applied to new manufactured and characterized batches. The range of data will then be completed by considering new component architectures (diodes and power MOSFETs), new material characterizations (defects characterization from other tools being installed at Leti, or even with external collaborators: see Line Pilot WBG, see Soitec), new entries (images of defectivity, obtained during the components fabrication in the clean rooms).
Note that the approach applies i) in the case of power to other materials (GaN, diamond, Ga2O3...), ii) also potentially to any component on semiconductor (memory, transistor, photonic, quantum...).
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Composants Silicium (LETI)
Service : Service Intégrations et Technologies pour les conversions d'énergies
Laboratoire : Laboratoire des composants de Puissance à Semiconducteur
Date de début souhaitée : 01-10-2026
URL : https://www.linkedin.com/in/cyrille-le-royer-semiconductors/
Dans un premier temps, le travail de thèse consistera à mettre en place des outils dédiés à nos besoins dans l’équipe SiC. Le cahier des charges de ces outils a d’ailleurs déjà été établi dans le cadre du stage actuellement en cours au sein du laboratoire LAPS. Ces outils d’IA vont pouvoir être entrainés sur des jeux de données déjà existants (lots diode SiC : avec data électriques, mappings de défauts) et compléter les analyses précédemment réalisées en « manuel ».
Dans un second temps l’utilisation des outils développés sera appliquée aux nouveaux lots fabriqués et caractérisés. L’éventail de données sera alors complété en considérant des nouvelles architectures de composants (diodes ET MOSFET de puissance), des nouvelles caractérisations des matériaux (carac. défauts issus d’autres outils en cours d’installation au Leti, voire avec des collaborateurs extérieurs : cf Ligne Pilot WBG, cf Soitec), des nouvelles entrées (images de défectivité, obtenues durant la fabrication des composants).
Notons que la démarche s'applique i) dans le cas de la puissance aux autres matériaux (GaN, diamant, Ga2O3...), ii) aussi potentiellement à toute filière de composants sur semiconducteur (mémoire, transistor, photonique, quantique...).
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
In our past studies on SiC power devices, the analysis of electrical performances on diodes [1] (idem for future MOSFETs) must take into account the impact of material's defects at the epitaxy and substrate level.
Initially, the thesis work will consist of setting up tools dedicated to our needs in the SiC team. The specifications for these tools have already been established as part of the internship currently underway within the LAPS laboratory. These AI tools will be able to be trained on already existing datasets (SiC diode batches: with electrical data, defect mappings) and complete the previous manually carried out analyses.
In a second phase, the use of the developed tools will be applied to new manufactured and characterized batches. The range of data will then be completed by considering new component architectures (diodes and power MOSFETs), new material characterizations (defects characterization from other tools being installed at Leti, or even with external collaborators: see Line Pilot WBG, see Soitec), new entries (images of defectivity, obtained during the components fabrication in the clean rooms).
Note that the approach applies i) in the case of power to other materials (GaN, diamond, Ga2O3...), ii) also potentially to any component on semiconductor (memory, transistor, photonic, quantum...).
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Composants Silicium (LETI)
Service : Service Intégrations et Technologies pour les conversions d'énergies
Laboratoire : Laboratoire des composants de Puissance à Semiconducteur
Date de début souhaitée : 01-10-2026
URL : https://www.linkedin.com/in/cyrille-le-royer-semiconductors/
Nature du financement
Financement public/privé
Précisions sur le financement
Présentation établissement et labo d'accueil
CEA Laboratoire des composants de Puissance à Semiconducteur
Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Composants Silicium (LETI)
Service : Service Intégrations et Technologies pour les conversions d'énergies
Profil du candidat
Master 2, ou Ecole d'ingénieur (avec volet IA, ML)
Postuler
Fermer
Vous avez déjà un compte ?
Nouvel utilisateur ?
Vous souhaitez recevoir nos infolettres ?
Découvrez nos adhérents
Généthon
Institut Sup'biotech de Paris
Aérocentre, Pôle d'excellence régional
SUEZ
Nantes Université
TotalEnergies
Servier
Tecknowmetrix
ONERA - The French Aerospace Lab
Laboratoire National de Métrologie et d'Essais - LNE
ADEME
Ifremer
ASNR - Autorité de sûreté nucléaire et de radioprotection - Siège
Nokia Bell Labs France
Medicen Paris Region
Groupe AFNOR - Association française de normalisation
ANRT
