Etude d'une mémoire hybride DRAM en technologie ferroélectrique // Study of a hybrid DRAM memory using ferroelectric technology

Cette thèse s’inscrit dans le contexte des nouvelles mémoires hybrides, capables de combiner des régions volatiles et persistantes au sein d’un même sous-système mémoire. Grâce aux progrès des matériaux ferroélectriques compatibles CMOS, il devient possible d’envisager des architectures à forte densité, adaptées aux systèmes embarqués de type normally-off / instant-on. L’enjeu scientifique est de comprendre comment exploiter au mieux ces mémoires pour améliorer à la fois la performance, l’énergie et le temps de réveil du système.

Le travail proposé consistera à étudier le comportement mémoire de workloads représentatifs, comme l’IA embarquée ou le traitement du signal, afin d’identifier quelles données doivent rester volatiles et lesquelles peuvent être rendues persistantes. Une attention particulière sera portée aux critères de latence, de consommation énergétique et d’endurance des cellules. Il s’agira aussi de concevoir des algorithmes de gestion des données, capables de migrer dynamiquement les données froides et chaudes entre les différentes régions mémoire.

L’objectif final est de proposer une stratégie de gestion intégrée au contrôleur mémoire, en interaction avec le système d’exploitation et le firmware, afin de simplifier les modes de veille et d’optimiser le fonctionnement global. Les résultats attendus sont une méthodologie de caractérisation des workloads, des règles de partitionnement volatile/persistant, et une architecture de contrôle sous forme de machine à états. La thèse devra également quantifier les gains en temps d’exécution, en énergie et en coût matériel du contrôleur.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

This thesis is set in the context of emerging hybrid memories that combine volatile and persistent regions within the same memory subsystem. Thanks to recent progress in CMOS-compatible ferroelectric materials, it is now possible to envision high-density architectures suited to normally-off / instant-on embedded systems. The scientific challenge is to understand how to use these memories efficiently to improve performance, energy consumption, and wake-up time.

The proposed work will study the memory behavior of representative workloads such as embedded AI and signal processing, in order to identify which data should remain in volatile memory and which can be stored persistently. Special attention will be given to access latency, energy cost, and cell endurance. The thesis will also aim to design data management algorithms capable of dynamically migrating cold and hot data between memory regions.

The final goal is to propose a management strategy integrated into the memory controller, in interaction with the operating system and firmware, to simplify standby modes and optimize overall system behavior. Expected outcomes include a workload characterization methodology, rules for volatile/persistent partitioning, and a controller architecture implemented as a finite-state machine. The thesis should also quantify the gains in execution time, energy consumption, and controller hardware cost.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Systèmes et Circuits Intégrés Numériques (LIST)
Service : DSCIN
Laboratoire : Laboratoire Fonctions Innovantes pour circuits Mixtes
Date de début souhaitée : 01-10-2026
Ecole doctorale : Mathématiques, Sciences et Technologies de l’Information, Informatique (MSTII)
Directeur de thèse : DE PALMA Noël
Organisme : UGA
Laboratoire : UMR 5217

Financement public/privé

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Systèmes et Circuits Intégrés Numériques (LIST)
Service : DSCIN

M2